Estandarización de SKIP LOTS para circuitos impresos PCB's, / Jonathan Salgado Valdovinos

Por: Salgado Valdovinos, JonathanTipo de material: TextoTextoDescripción: 63 p. / 29 cmTema(s): 1. ESTANDARIZACIÓN (SKIP LOTS) / 2. CIRCUITOS IMPRESOS (PCB'S)Clasificación CDD: 658.562 S2e Clasificación LoC:TP155 MR5 S2 2012Nota de disertación: Memoria de residencia profesional. Opción x. I.T. Z. (Química) Dra. Zully Vargas Galarza
Valoración
    Valoración media: 0.0 (0 votos)
Calzada Tecnológico # 27, Zacatepec, Morelos.
01(734) 343-07-23 / 343-21-10 / 343-21-11
Apdo. Postal 45 C.P 62780