Estandarización de SKIP LOTS para circuitos impresos PCB's, / Jonathan Salgado Valdovinos (Registro nro. 27346)

Detalles MARC
000 -LÍDER
fixed length control field 00489nam a2200121 4500
050 ## - SIGNATURA TOPOGRAFICA DE LA BIBLIOTECA DEL CONGRESO (LC)
Número de Clasificación TP155 MR5 S2 2012
082 ## - NUMERO DE CLASIFICACION DECIMAL DEWEY
Número de Clasificación 658.562 S2e
100 ## - ASIENTO PRINCIPAL--NOMBRE PERSONAL
Nombre personal Salgado Valdovinos, Jonathan
245 ## - TÍTULO
Título Estandarización de SKIP LOTS para circuitos impresos PCB's, / Jonathan Salgado Valdovinos
300 ## - DESCRIPCIÓN FÍSICA
Extensión 63 p. / 29 cm.
502 ## - NOTA DE TESIS
Nota de tesis Memoria de residencia profesional. Opción x. I.T. Z. (Química) Dra. Zully Vargas Galarza
650 ## - ASIENTO SECUNDARIO DE MATERIA - TERMINO TEMÁTICO
Término temático o nombre geográfico como elemento de entrada 1. ESTANDARIZACIÓN (SKIP LOTS) / 2. CIRCUITOS IMPRESOS (PCB'S)
Existencias
No. biblioteca No. biblioteca Número de clasificación Código de barras/Número de adquisición Número de copia Tipo de material
TESIS QUÍMICA TESIS QUÍMICA 658.562 S2e Q57-2012 1 Tesis
Calzada Tecnológico # 27, Zacatepec, Morelos.
01(734) 343-07-23 / 343-21-10 / 343-21-11
Apdo. Postal 45 C.P 62780